1．数字信号和模拟信号各有什么特点?描写脉冲波形有哪些主要参数
2．和模拟电路相比，数字电路有哪些优点?
3．将下列十进制数转换为等值的二进制数
(174)10 (37.438)10 (0.416)10 (81.39)16
4．将下列二进制数转换为等值的十进制数
（1100110011）2 （101110.011）2 （1000110.1010）2 （1100110011）2
⒌ 将下列十六进制数转换为等值的二进制数、八进制数和十进制数。
（36B）2 （4DE.C8）2 （7FF.ED）2 （69E.BF）2
⒍ 将下列二进制数转换为等值的八进制数和十六进制数。
（1001011.010）2 （1110010.1101）2 （1100011.011）2 （11110001.001）2
⒎ 将下列8421BCD码转换为十进制数。
（111 0100）8421BCD （0110 1000 0101）8421BCD （101 0111 1000）8421BCD
（0110 1000 0101）8421BCD
8.将下列十进制数转换为等值的8421BCD和5421BCD码。
（48）10 （34.15）10 （121.08）10 （241.86）10
9. 将下列十进制数转换为等值的8421BCD和余3BCD码。
（87）10 （168）10 （367）10 （67.94）10
1.基本逻辑运算有哪些？导出逻辑运算有哪些？
2.描述逻辑函数有哪几种方法？相互之间有什么关系？
3.什么叫真值表？它有什么用处？
4.什么叫逻辑图？试述由逻辑函数画出逻辑图的方法。
5.用真值表证明下列逻辑等式
6.什么是最小项？最小项具有什么性质？
7.什么是相邻最小项？
8.利用逻辑代数的基本公式和常用公式化简下列各式。
7.下列逻辑式中，变量A、B、C取哪些值时，L的值为1。
8.用卡诺图化简下列逻辑函数为最简与—或式。
9.用与非门实现下列逻辑函数，画出逻辑图
11.用反演规则求下列函数的反函数
⒔用公式法将下列各逻辑函数化简成最简与或表达式。
1.二极管为什么能作为开关使用？
2.半导体二极管的开、关条件是什么？导通和截止时各有什么特点？和理想开关比较，他的主要缺点是什么？
3.二极管电路及输入电压Ui的波形如图所示，试对应画出输出电压的波形。
图3-1
4. 判断图1-2所示各电路中三极管的工作状态，并计算输出电压uo的值。
图3-2
5.N沟道增强型MOS管的开、关条件是什么？导通和截止时各有什么特点？与P沟道增强型MOS管比较，两者的主要区别是什么？
6.二极管门电路如图3-3 a、b所示。
（1）分析输出信号Y1 、Y2 和输入信号A、B、C之间的逻辑关系。
（2）根据图c给出的A、B、C的波形，对应画出Y1 、Y2 的波形。
图3-3
7.在图2-5所示电路中，(1)设RK＝3kΩ，RB＝20kΩ，试问晶体管的β值最小应为多少才能满足饱和条件?(2)设β＝30，RB＝30kΩ，试问RK的阻值最大应该是多少才能满足饱和条件?
图3-4
8..对于图2-6所示的各种电路及图(b)所示的输入波形，试画出F1~F4的波形。
图3-5
9. TTL与非门典型电路中输出电路一般采用 电路。
10.为什么说TTL与非门的输入端在以下4种接法下，都属于逻辑1：(1)输入端悬空；(2)输入端接高于2V的电源；(3)输入端接同类与非门的输出高电压3.6V；(4)输入端接10KΩ的电阻到地。
11.TTL与非门空载时输出高电平为 伏．输出低电平为 伏，闻值电平Uth约为 伏。
12.某TTL反相器的主要参数为IIH＝20μA；IIL＝1.4ｍA；IOH＝400μA；水IOL＝14ｍA，求它能带多少个同样的门。
13.集成逻辑门电路的发展方向是提高 、降低
14.CMOS门电路中不用的输入端不允许 。CMOS电路中通过大电阻将输入端接地．相当于接 ；而通过电阻接Udd，相当于接 。
15.CMOS门电路中与非门的负载管是 (串联还是并联)的，驱动管是 的；或非门的负载管是 的，驱动管是 的。
16.在图3—6（a）所示电路中，输入图3—6（b）所示的电压波形时，试画出输出Y的波形，并写出其输出逻辑表达式。
（a） （b）
图3—6
17..分析图2-9所示CMOS电路，哪些能正常工作，哪些不能。写出能正常工作电路输出信号的逻辑表达式。
图3-7
18.试说明下列各种门电路中哪些可以将输出端并联使用(输入端的状态不一定相同)。
(1)具有推拉式输出级的TTL电路；
(2)TTL电路的OC门；
(3)TTL电路的三态输出门；
(4)普通的CMOS门；
(5)漏极开路输出的CMOS门；
(6)CMOS电路的三态输出门；
1.双稳态触发器的主要性质是什么？它有哪几种结构形式？其触发方式有什么不同？
2.什么是空翻现象？造成空翻现象的原因是什么？如何防止空翻现象的现象的出现？
3.触发器逻辑功能和电路结构的关系如何？
4.试分别写出RS触发器、JK触发器、D触发器、T触发器、T΄触发器的特性方程和特性表。
5.在如图所示的基本RS触发器电路中，已知Rd和Sd的波形，试画出Q、Q端的波形。
图4-1
6. 在如图所示的同步触发器中，若输入端S、R的波形如图所示，试画出Q和Q端与之对应的波形。假定触发器的初始状态Q=0。
图4-2
7.一个主从RS触发器，已知R、S、CP端的波形如图所示，试画出Q端的波形。假定触发器的初始状态Q=0。
图 4-3
8.设一边沿JK触发器的初始状态为0，CP、J、K信号如图所示，试画出Q端的波形。
图4-4
9.若已知维持阻塞D触发器的输入电压波形如图所示，试画出Q端的电压波形。
图4-5
10.利用触发器的特性方程写出如图中各触发器次态（Qn+1）与现态（Qn）和A、B之间的逻辑函数式。
图4-6
1.图7-1是由555定时器构成的施密特触发器电路。
(1)在图7-1(a)中，当VDD＝15V时，求U＋、U－、及
各为多少？
(2)在图7-I(b)中，当VDD＝15V时，
＝5V．求U＋、U－、及各为多少？
(3)将图7-1(c)中给定的电压信号加到图7-1(a)、(b)中．试画出输出电压的波形．
图5-1
2.图7-2为CMOS非门组成的施密特触发器．R1＝10 kΩ．R2＝30 kΩ．VDD＝15V。
(1)分析其工作原理。
(2)求U＋、U－、及各为多少2
(3)将图7-1[(c)中约定的电压信号加到图7-2中．试画出输出电压的波形
图5-2
3.图7-3(a)是TTL与非门组成的施密持触发器电路．试分析其工作原理。设Um=1.4V。如果输入电压ui的波形如图7-3(b)所示．试画出u01、和u0的波形。
图5-3
4.图5-4所示为由5个非门组成的环形振荡器，现测得输出脉冲的振荡频率为10MHz，试求每个非门的平均传输延迟时间tpd为多大？设各个门的tpd都相同。
图5-4
5.试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为20kHz，占空比为25%，电源电压Vcc=10V，画出电路并计算外接阻容元件的数值。
6. .试用555定时器设计一个振荡频率为3kHz，占空比为25%的多谐振荡器，并画出电路。
7.图5-5所示为有555定时器构成的单稳态触发器，设Vcc=10V，R=33KΩ、C=0.1µF，试求：
（1）输出电压U0的脉冲宽度tw；
（2）对应画出Ui、Uc和Uo的波形。
图5-5
8.图5-6所示为由555定时器构成的单稳态触发器。已知Vcc=10V，RL=33KΩ、Rext=10KΩ、C=0.1µF，试求输出脉冲的宽度tw，并画出Ui、Uc和Uo的波形。
图5-6
1.组合逻辑电路有什么特点？分析组合逻辑电路的目的是什么？分析方法是什么？
2.写出图示电路输出信号的逻辑表达式，并说明电路的逻辑功能。
图6-1
3.分析题所示逻辑电路，写出其简化的逻辑表达式，并用与非门改进设计。
图6-2
4.分析题图所示逻辑电路，写出其简化的与或表达式。
图6-3
5.编码器和译码器有什么区别？
6.在功能表中，x、数字1和0的含义是什么？
7.利用3线—8线译码器74LS138扩展成4线—16线译码器，需要几片74LS138？怎样实现？画出逻辑图。
8.某一个8421BCD码七段数码管译码电路的e段部分出了故障，为使数码管能正确的显示0-9十种状态，现要求单独设计一个用与非门组成的e段译码器。已知共阳极数码管的字段分布与共阴极数码管相同。
9.电话室需要对4种电话进行编码控制，优先级别最高的是火警电话，其次是急救电话，第三是工作电话，第四是生活电话，分别用与非门和非门设计该控制电路。
10.试用 3线—8线译码器74LS138和门电路实现下列函数，画出连线图。若用数据选择器如何实现？
11.仿照半加器和全加器的设计方法，设计一个半减器和一个全减器。
12.用四位全加器中规模集成电路，设计一个余3码十进制一位加法器。
13. 试用四片4选1数据选择器74LS153接成16选1数据选择器，连接时可加必要的门电路。
14.试用数据选择器实现下列函数，选择合适的器件，画出连线图。
15.设计一个路灯的控制电路（一盏灯），要求在4个不同的地方都能独立地控制灯的亮灭。
16.分别用与非门设计能实现下列功能的组合逻辑电路。
（1）三变量判奇电路；
（2）四变量多数表决电路；
（3）三变量一致电路。
17.试设计一个一位8421BCD码乘以5的逻辑电路，输出也为8421BCD码，要求用最少的门实现。
18.下列函数描述的电路是否存在竞争冒险？若存在，试用增加冗余项的方法消除。
19.用与非门实现下列代码的转换：
(1)8421BCD码转换为余3码；
(2)8421BCD码转换为5421码。
20.设计一个编码器，6个输入信号和输出的3位代码之间的对应关系如表6-4所示。
表6-4
1.时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有和不同？
2.指出下列各种触发器中，哪些可以用来构成移位寄存器，哪些不能。
（1）基本RS触发器；（2）同步RS触发器；（3）主从结构触发器；（4）维持阻塞触发器；
（5）用COMS传输门构成的边沿出发器；（6）利用传输延迟时间的边沿出发器。
3.触发器逻辑功能的描述方法有哪几种?
4.与非门组成的基本RS触发器，当在
和端加图7-1(a)和(b)所示波形时，试分别绘出Q的波形，设触发器的初态为0。
图7-1
画出图7-1中Q的波形(忽略触发器的传输延迟时间)。
图7-2
图7-2
5.试用JK触发器设计一个同步五进制加法计数器，并检查能否自启动。
6.试用JK触发器设计一个同步十二进制加法计数器，并检查能否自启动。
7.试用JK触发器设计一个脉动序列为111010的时序逻辑电路。
8.试用JK触发器设计一个同步十三进制计数器，并检查能否自启动。
9.试用D触发器设计一个同步六进制计数器，并检查能否自启动。
10.试用D触发器设计一个同步十二进制计数器，并检查能否自启动
11.试用D触发器设计一个同步十进制计数器，并检查能否自启动
12.图7-3(a)是一个锁存器逻辑图，D是输人信号，CP是锁存命令，若CP和D的波形如图7-4(b)所示，试绘出Q及
的波形。
13.图7-4是作用于某主从JK触发器CP、J、K、及端的信号波形图，试绘出Q端的波形图。
图7-3 图7-4
14.
图7-5(a)是一个1检出电路，图7-5(b)是CP及J端的输入波形图，试绘出端及Q端的波形图[注：触发器是主从触发器，分析时序逻辑图时要注意CP＝1时主触发器的存储作用]。
图7-5
15.试分别用CT74LS161的异步置0和同步置数功能构成下列计数器：
（1）十进制计数器
（2）六十进制计数器
（3）一百进制计数器
16. 试用CT74LS290的异步置0功能构成下列计数器：
（1）二十四进制计数器
（2）五十进制计数器
（3）三十八进制计数器
17. 试分别用CT74LS160的异步置0功能和同步置数功能构成下列计数器：
（1）五十进制计数器
（2）二十四进制计数器
（3）一百五十进制计数器
18. 试分别用CT74LS163的同步置0功能和同步置数功能构成下列计数器：
（1）十二进制计数器
（2）六十进制计数器
（3）一百进制计数器
19.试用CT74LS194构成下列环形计数器：
（1）3位环形计数器
（2）5位环形计数器
（3）7位环形计数器
20. 试用CT74LS194构成下列扭环计数器：
（1）3位扭环计数器
（2）5位扭环计数器
（3）7位扭环计数器
21.试用CT74LS161设计一个十一进制计数器，其技术状态在0101-1111间循环。
22.
试利用触发器的特征方程式写出图7-6(a)、(b)、(c)中各触发器次态
与现态Qn和A、B之间的逻辑函数式。
图7-6
23.时序逻辑电路与组合逻辑电路的主要区别是什么；
描述时序电路逻辑功能的方法有哪几种?它们之间有何种关系?
24.已知状态图如图7-7所示，试作出它的状态表。
图7-7
25.分别画出利用下列方法构成的五进制计数器的连线图。
（1）利用74LS161的异步清零功能。
（2）利用74LS163的同步清零功能。
（1）利用74LS161或74LS163的的同步置数功能。
（1）利用74LS90的异步清零功能。
26.运用74LS194设计一个时序脉动发生器，画出其逻辑图，时序脉冲波形如图7-8所示。
图7-8
27.分析图7-9时序电路的逻辑功能．写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图7-9
28.试用负边沿JK触发器组成一个双向串行输入的移位寄存器，画出其逻辑图。
29.试画出用一片74LS163和两片74LS138组成的输出计数器型顺序脉冲发生器的接线图。
30.试用JK触发器设计一个“101”序列检测器。该同步时序电路有一个根输入线X， 一个根输出线Y。对应于每个连续输入序列“101”的最后一个1，输出Y=1，其它情况下Y=0。例如：
X 010101101
Y 000101001
31.试用边沿JK触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
32.试设计一个数字钟逻辑电路，要求：
（1）显示时、分、秒；
（2）按24小时进制显示；
（3）能校时、校秒分；
（4）脉冲源采用1MHz的石英晶体振荡器。
33.图7-10电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。
图7-10
21.用异步清零法将集成计数器74161连接成下列计数器：
(1)十进制计数器；
(2)二十进制计数器。
22.用同步置数法将集成计数器74161连接成下列计数器：
(1)九进制计数器：
(2)十二进制计数器。
23.试用反馈复位法将7490集成计数器连接为：(1)七进制计数器（8421BCD码）
(2)82进制计数器（5421BCD码）
24. 试用两片74194接成8位双向移位寄存器。
1.电阻网络D/A.转换器实现D/A转换的原理是什么？
2.T形和倒T形电阻网络D/A转换器有哪些异同点？
3.D/A转换器的位数有什么意义？它与分辨、转换精度有什么关系？
4..D/A转换器，其最小分辨电压VLSB＝4mV，最大满刻度输出电压Vom＝l0V，求该转换器输入二进制数字量的位数。
5.在10位二进制数D/A转换器中，已知其最大满刻度输出模拟电压Vom＝5V，求最小分辨电压VLSB和分辨率。
6.某10位倒T型电阻网络D／A转换器如图8-1所示，当R=Rf时：
(1)试求输出电压的取值他围：
(2)若要求电路输入数字量为200H时输出电压Vo=5V，试问VREF应取何值?
图8-1
7.试述R-2R倒T形电阻网络实现A/D转换的原理。
8. 试述逐次逼近型A/D转换器的工作原理。
9.设D/A转换器的输出电压为0-5V，对于12位D/A转换器，试求它的分辨率。
10.四选一数据选择器的数据输人端分别接入四个信号：D1＝cosωt ，D2＝0.5 cos2ωt ，D3＝2cos2ωt，D4＝cos4ωt。问： (1)每个信号的最低取样频率是多少?
(2)要每路信号都能按要求的频率取样，问数据选择器从Dl~D4所需的转换速率为多少?
11.一个十位逐次渐进型A／D转换器，若时钟频率为100Hz，试计算完成一次转换所需要的时间。
12.如图8-2所设定双积分A／D转换器的时钟脉冲频率为100KHz时，若其分辨率为10位，求最高采样频率。
13.根据逐次逼近型A/D转换器的工作原理，一个8位的A/D转换器，它完成一次转换要几个时钟脉冲？如时钟脉冲频率为1MHz，则完成一次转换要多少时间？
14.在图8-2的所示的双积分A／D转换器中，
(1)分别求出两次积分完毕时，积分器的输出电压。
(2)设第一次积分时间为T1，第二次积分时间为T2，问输出数字量与哪个时间成正比？
(3)若
，转换过程中将出现什么现象?
图8-2 一个周期内积分器的输出电压波形
15.某位移闭环控制系统的反馈电压为0~5V．最小可分辨电压为2.5mV，位移控制范围为0~200 mm，控制精度为0.2mm。现选用集成A/D转换器AD574，试通过查阅资料，分析判定选择的参数是否合适。
16.根据逐次比较型A／D转换器的工作原理，设计一A／D转换器，要求输出4位二进制数字，转换时间为10µs。
1.什么是ROM？
2.试比较ROM、PROM和EPROM及E2PROM有哪些异同点？
3. ROM、PROM和EPROM及E2PROM在使用上有哪些优缺点？
4.试用ROM构成将8421BCD码转换成5421BCD码的码制变换器。
5. 试用ROM构成全加器。
6. 试用ROM实现下列组合逻辑函数。
7. 试用ROM实现下列组合逻辑函数。
8. 试用两片Intel2114（1024X4位）单片RAM，扩展成1024X8位的RAM，并画出接线图。
9.试将1024X1位的RAM扩展成4096X4位的RAM，并画出接线图。
10. 试用Intel2114（1024X4位）单片RAM扩展成4096X8位的RAM，并画出接线图。
11. 试用Intel2116（16KX1位）的单片RAM扩展成16KX4位的RAM，并画出接线图。
1.PAL输出有哪几种类型？各用于社么场合？
2.GAL的输出逻辑宏单元有哪几部分组成？各有什么作用？
3.GAL的OLMC有几种输出组态？用GAL设计电路时，要不要用户去定义GAL的结构控制字？
4.在使用GAL时，要不要进行引脚定义？在使用isp1016时，要不要进行引脚定义？为什么？
5.用PLD的点阵示意图表示下列逻辑函数
6.试用1片GAL16V8实现下列5种逻辑门电路，要求写出ABEL程序中的引脚定义段和逻辑描述段。
7. 试用1片GAL16V8实现下列3种触发器电路，要求写出ABEL程序中的引脚定义段和逻辑描述段。
（1）JK触发器，J=ABC、K=EH
（2）T触发器
（3）D触发器，D=FGH
8.用GAL芯片设计一个把4位余3码转换为8421BCD码的电路。